计算机组成与体系结构 · 第 0 讲
介绍计算机体系结构的八个核心设计思想,并说明执行时间、CPU 时间、CPI、时钟频率等性能指标;随后讨论功耗墙、多核处理器与 SPEC 基准测试。
阅读笔记武汉大学计算机学院课程笔记
本系列共 13 篇,按照课程进度从 RISC-V 指令集出发,依次介绍运算部件、处理器数据通路、流水线、存储系统、总线与 I/O。本站版本在保留原有技术结构的基础上,统一了术语和书面表达。
介绍计算机体系结构的八个核心设计思想,并说明执行时间、CPU 时间、CPI、时钟频率等性能指标;随后讨论功耗墙、多核处理器与 SPEC 基准测试。
阅读笔记从软件与硬件接口的角度介绍 RISC-V 指令集,梳理算术、数据传送与控制流指令,以及寄存器、内存、立即数和主要指令格式。
阅读笔记逐一讲解 RISC-V 的 R、I、S、B、U、J 型指令,说明立即数编码、访存、分支与跳转语义,并总结字段布局背后的设计原则。
阅读笔记以递归函数为例说明 RISC-V 过程调用、寄存器保存和栈帧变化,同时介绍常见寻址模式,以及使用 LR/SC 实现同步的原子操作。
阅读笔记从一位逻辑与加法单元扩展到 32 位 ALU,分析减法、比较和溢出判断,并推导分层超前进位加法器及其 Verilog 实现。
阅读笔记梳理乘法器与除法器的数据通路、迭代过程和 RISC-V 指令,并介绍 IEEE 754 浮点数表示,以及浮点加法和乘法的执行步骤。
阅读笔记介绍处理器的基本组成和指令执行阶段,分别构建 R 型、load/store 与分支指令的数据通路,最后组合成单周期 RISC-V 完整数据通路。
阅读笔记围绕单周期处理器的控制通路,说明不同指令所需的控制信号、ALU 控制器、组合逻辑与 ROM 控制方案,并分析指令延迟和关键路径。
阅读笔记从多周期处理器过渡到五级流水线,讲解流水线寄存器和数据通路的组织方式,并区分结构冒险、数据冒险与控制冒险。
阅读笔记完善流水线控制通路,介绍前递、暂停与冒险检测机制;进一步讨论一位和两位分支预测器、分支目标缓冲,以及流水线中的异常处理。
阅读笔记从局部性原理出发建立存储层次,比较 SRAM、DRAM、闪存与磁盘的特点,并讲解直接映射 Cache 的地址划分、命中判断和数据访问过程。
阅读笔记讨论 Cache 的写直达与写回策略、AMAT 和相联度,扩展到多级 Cache;随后介绍虚拟内存、页表、缺页处理和 TLB 地址转换。
阅读笔记系统梳理无条件传送、查询、中断和 DMA 四种 I/O 方式,并介绍总线分类、性能、仲裁、定时与系统结构,以及常用接口和外部设备。
阅读笔记